

Semicondutores

7- FÍSICA DOS SEMICONDUTORES - PARTE 3

PROF. CÉSAR AUGUSTO DARTORA - UFPR

E-MAIL: CADARTORA@ELETRICA.UFPR.BR

CURITIBA-PR

Roteiro do Capítulo:

- Junção Metal-Semicondutor
- Tipos de Diodo e Aplicações
- Ação do Transistor
- Processos e Técnicas de Fabricação

A Junção Metal-Semicondutor

↪ É importante estudar a junção metal-semicondutor por pelo menos duas razões principais, a saber:

- Análise da resistência ôhmica do contato entre o semicondutor e o metal utilizado nas interconexões entre dispositivos semicondutores;
- Ação retificadora da junção, similar ao que ocorre em uma junção PN. Diodos do tipo Schottky são bastante utilizados em altas frequências, pois tem chaveamento rápido.
- Primeiros estudos de junções metal-semicondutor datam de 1800, por Ferdinand Braun e as junções eram utilizadas nos detectores de rádio no início dos anos 1900.

- Algumas idealizações são necessárias em uma primeira análise da junção MS:


↪ A interface é plana e não há formação de óxido no contato;

↪ O contato é realizado ao nível atômico;

↪ Não há difusão de átomos do metal para o semicondutor e vice-versa.

↪ Podem ser feitas junções entre metais e semicondutores tipo P ou tipo N.

A figura abaixo ilustra as bandas de energia do metal e do semicondutor antes do contato, assumindo-se que estejam muito distantes:



E_{FM} é o nível de Fermi do metal e E_{FS} é o nível de Fermi do semicondutor, que depende do tipo de dopagem, bem como da concentração.

- Def.: *Função de Trabalho do Material*

É a mínima energia necessária para arrancar elétrons do material e torná-los livres ou seja, jogá-los para o vácuo.

E_0 é o nível de energia do vácuo (elétron livre), em relação ao qual medem-se as outras energias.

↷ Para o metal designamos essa característica pelo símbolo ϕ_m enquanto que para o semicondutor pelo símbolo ϕ_s .

Enquanto para o metal ϕ_m é uma propriedade invariante, para o semicondutor este valor muda com a dopagem.

$$\phi_s = \chi + (E_c - E_{FS}) ,$$

onde $\chi = E_0 - E_c$ é uma propriedade intrínseca para cada semicondutor, denominada eletroafinidade do semicondutor.

- *Função de Trabalho para Alguns Metais, ϕ_m*

Metal	$\phi_m (eV)$
Prata, Ag	4.26
Alumínio, Al	4.28
Ouro, Au	5.1
Molibdênio, Mo	4.6
Cromo, Cr	4.5
Niquel, Ni	5.15
Paládio, Pd	5.12
Platina, Pt	5.65
Titanio, Ti	4.33
Tungstenio, W	4.55

- *Eletroafinidade de Alguns Semicondutores, χ*

Semicondutor	$\chi (eV)$
Germanio, Ge	4.13
Silício, Si	4.01
Arseneto de Galio, GaAs	4.07
Arseneto de Alumínio, AlAs	3.5




Figure 1: Contato Metal - Semicondutor tipo N: (a) e (c) mostram um instante antes do contato e (b) e (d) depois de atingido o equilíbrio.

- Caso 1: $\phi_m > \phi_s$

Nesse caso temos:

$\phi_m = E_0 - E_{FM}$ e $\phi_s = \chi + (E_c - E_{FS}) = E_0 - E_{FS}$, e como $\phi_m > \phi_s$ implica que $E_{FS} > E_{FM}$ antes da formação do contato.

- Logo após o contato, elétrons irão fluir do semicondutor para o metal, próximo da junção, já que os elétrons que estão no semicondutor próximos da banda de condução encontram estados disponíveis de menor energia no metal.

- Isto cria uma camada de depleção de superfície e portanto um campo elétrico de junção similar ao de uma junção pn. A diferença na física de uma junção MS para uma junção PN é que no caso da junção MS, o transporte de carga é governado pelos portadores majoritários, ao passo que na junção PN pela difusão dos minoritários que atravessam a camada de depleção.

No equilíbrio e sem potencial aplicado a corrente de portadores anula-se e o nível de Fermi torna-se constante ao longo de toda a junção. Uma barreira se forma para o fluxo de elétrons do lado S para o lado M e vice-versa, cuja altura vale:

$$\phi_B = \phi_m - \chi$$




Figure 2: Contato Metal - Semicondutor tipo N: Efeito do potencial aplicado.

- Se $V < 0$ estabelece-se um campo elétrico aplicado que aponta do semicondutor para o metal. Nesse caso os elétrons devem fluir no sentido contrário ao do campo aplicado, e portanto do metal para o semicondutor.

↪ Todavia do ponto de vista do nível de Fermi: Se consideramos fixo o nível de Fermi do metal, o nível de Fermi do semicondutor, que em equilíbrio estabelecido seriam iguais, acaba sendo deslocado para $E_{FS} = E_F + eV < E_F$, o que faz com que haja uma barreira efetiva para os elétrons fluírem do lado M para o lado S, tanto maior quanto maior $|V|$.

Na camada de depleção o campo elétrico interno é reforçado pelo campo aplicado e a região de depleção aumenta de tamanho.

Na condição de equilíbrio flui uma pequena corrente que atinge uma saturação.

- Se $V > 0$ estabelece-se um campo elétrico aplicado que aponta do metal para o semicondutor. Nesse caso os elétrons devem fluir do semicondutor para o metal.

↪ Do ponto de vista do nível de Fermi: Se consideramos fixo o nível de Fermi do metal, o nível de Fermi do semicondutor, que em equilíbrio estabelecido seria igual ao do metal, acaba sendo deslocado para $E_{FS} = E_F + eV > E_F$, o que faz com que os elétrons busquem um estado de menor energia no lado metálico.

Na camada de depleção o campo elétrico aplicado se opõe ao campo interno e a região de depleção só diminui de tamanho com o potencial aplicado.

A corrente deve crescer exponencialmente nesse caso, similar ao diodo pn.

- Caso 2: $\phi_m < \phi_s$

Nesse caso temos:

$\phi_m = E_0 - E_{FM}$ e $\phi_s = \chi + (E_c - E_{FS}) = E_0 - E_{FS}$, e como $\phi_m < \phi_s$ implica que $E_{FS} < E_{FM}$ antes da formação do contato.

- Não existe formação de barreira aqui, já que não haverá fluxo de elétrons do semicondutor para o metal, o que deixaria uma carga total positiva no semicondutor, e negativa no metal, formando assim uma camada de depleção.

- Os elétrons do semicondutor estão bem próximos da camada de condução e qualquer tensão aplicada já é suficiente para fazer elétrons fluírem do metal para o semicondutor e vice-versa dependendo do sentido da tensão aplicada.

Cria-se o que é denominado *contato ôhmico*, que não tem mais a ação retificadora.

Exercícios Propostos

- Descrever a estrutura de banda de uma junção metal-semicondutor se o semicondutor é do tipo P.
- Resolver o problema eletrostático da junção metal-semicondutor, quando a densidade de carga linear que se forma devido ao contato é dada por:

$$\rho = \begin{cases} -C\delta(x) & x \leq 0 \\ en_dA & 0 < x < d \end{cases} ,$$

supondo que o metal é a região definida por $x \leq 0$ e o semicondutor tipo N está colocado na região $x > 0$, A é a área da superfície de contato, n_d é a densidade volumétrica de impurezas doadoras no semicondutor e d o tamanho da camada de depleção. Determinar a constante C para neutralidade de cargas, bem como a distribuição de potencial, o campo elétrico e a largura da camada de depleção se adicional ao campo interno há uma diferença de potencial aplicada entre o metal e o semicondutor.


Diodo Schottky

- É basicamente formado por uma junção metal-semicondutor onde uma camada metálica é depositada sobre uma face do semicondutor.
- Tem resposta de chaveamento muito mais rápida que a junção PN, uma vez que os portadores majoritários regulam o transporte de carga.
- Uma desvantagem: como a corrente é de portadores majoritários, o valor de saturação reversa é usualmente bem maior do que para um diodo PN.
- Tem portanto aplicações em alta frequência, mas não como retificadores de tensão.

Tipos de Diodos e Aplicações

O Diodo Zener

- É um diodo com dopagem bastante elevada. Na polarização direta opera como um diodo normal. A sua aplicação é portanto na polarização reversa, quando é capaz de "grampear" a tensão em um certo valor, determinado pela dopagem do dispositivo.
- Até certo valor de tensão reversa a corrente que flui através do diodo Zener é aquela de saturação. Mas ao atingir uma tensão de ruptura a corrente aumenta fortemente e a queda de tensão sobre o diodo não mais varia fortemente. É utilizado em reguladores de tensão.



- Na verdade essa curva em forma de "joelho" na polarização reversa ocorre com qualquer diodo, mas em diodos comuns a tensão de ruptura é bastante alta (pode ser da ordem de 1000 volts), e portanto dificilmente é atingida em operação normal.
- No diodo Zener essa tensão de ruptura pode ser ajustada para valores de até uns poucos volts, através da dopagem da junção.

Tensão de Ruptura: qualquer isolante ou semiconductor pode tornar-se altamente condutor quando o campo elétrico aplicado ultrapassa um certo valor de campo elétrico crítico, o que é atingido acima da tensão de ruptura. Nessa condição ocorre a ruptura dielétrica e elétrons na banda de valência são promovidos por algum mecanismo físico à banda de condução.

Existem dois mecanismos possíveis: i) efeito de avalanche e ii) efeito Zener

Efeito de Avalanche

É uma reação em cadeia onde um elétron acelerado pelo forte campo elétrico aplicado é capaz de excitar um par elétron-lacuna. O elétron liberado no processo terá energia suficiente para produzir uma reação similar.

O efeito multiplicativo provoca uma avalanche que não pode mais ser controlada. Em geral após iniciado o processo de avalanche, mesmo que o campo seja reduzido a valores inferiores ao necessário para começar o processo, a corrente não cessa. Existe uma Histerese devido à alta não-linearidade do fenômeno.

O processo de avalanche destrói um diodo comum, todavia existem alguns diodos projetados para operar no regime de avalanche. O efeito de temperatura manifesta-se de forma positiva, ou seja, aumenta a corrente de avalanche com o aumento de temperatura.

Efeito Zener


Devido à alta dopagem da região pn, forma-se uma região de alto campo elétrico na camada de depleção. A aplicação de um campo externo é capaz de acelerar os elétrons nessa região de interface, produzindo quebra de ligações atômicas e dessa forma gerando pares elétron-lacuna, o que aumenta a condutividade mesmo na polarização reversa.

Do ponto de vista de bandas de energia, como a dopagem é muito alta forma-se uma barreira de potencial alta mas com a aplicação do campo externo reverso, a partir de um certo valor, os elétrons e lacunas podem tunelar pela barreira, produzindo assim aumento acentuado da condutividade.

O efeito Zener puro não apresenta histerese, ou seja, variando-se a tensão aplicada de tal forma a passar de valores maiores para menores que o valor de ruptura (em módulo), cessa o efeito. O efeito Zener diminui com o aumento de temperatura (tem coeficiente térmico negativo).

O Diodo IMPATT

- É baseado no efeito de avalanche: IMPact ionization Avalanche Transit Time Diode.
- Assim como o diodo Zener, sua operação é em polarização reversa.
- Utilizado em dispositivos de alta potência em microondas e eletrônica de alta frequência. São usados na geração de microondas, podendo-se atingir potências de dezenas de watts.
- A faixa de utilização varia de 3 a 100GHz ou mais. Todavia um grande problema é o ruído de fase devido ao alto fator estatístico da geração de microondas através do processo de avalanche.




- A tensão aplicada ao diodo IMPATT situa-se no limiar do valor de avalanche, criando um perfil de campo que faz com que um pacote de elétrons transite de uma extremidade a outra da estrutura, produzindo assim um campo oscilatório de alta frequência. Em geral o diodo IMPATT opera com um circuito ressonante externo, de modo a sintonizar a frequência de oscilação.
- Fisicamente a estrutura é composta de uma região tipo altamente dopada p^+ , seguida de uma região tipo n , bastante extensa, formando assim uma junção $p^+ - n$. Essa junção é terminada por uma região n^+ fortemente dopada.
- Na polarização reversa o campo varia muito fortemente na interface da junção $p^+ - n$, enquanto que ao longo da região n o valor de campo elétrico é mais baixo e aproximadamente constante, correspondendo a um campo elétrico de deriva. A região n^+ tem resistividade menor fazendo o campo ir rapidamente para valores desprezíveis.

- Modo de operação: um potencial externo é aplicado até atingir o campo crítico de avalanche \mathcal{E}_{av} , o que faz com que na junção $p^+ - n$ pares elétron buraco sejam criados.
- Os buracos são acelerados para o lado p^+ e se recombinaem com os elétrons injetados pela fonte externa, ao passo que os elétrons gerados formam um pacote que adentram a região n , onde se propagam durante um certo tempo de transito, para atingir a região n^+ e então vão para o circuito externo.
- Ao deixar a junção, o pacote de elétrons faz com que o campo na região diminua abaixo do campo crítico, e somente ocorre um novo aumento depois que esse pacote se propagou o suficiente na camada n , até atingir a região n^+ , quando atingi-se na região $p^+ - n$ novamente o campo crítico de avalanche.
- Se um circuito LC externo ou uma cavidade ressonante estiver sintonizado exatamente para que o período de oscilação seja o dobro do tempo de trânsito do pacote de elétrons, a oscilação se mantém indefinidamente.

Diodo Gunn

- O efeito Gunn foi descoberto por J.B. Gunn em 1963. O dispositivo baseado nesse efeito é denominado diodo devido ao fato de ter dois terminais mas na realidade corresponde a uma região n-GaAs dopada uniformemente.
- O diodo Gunn é utilizado como oscilador de microondas e seu funcionamento está baseado na existência de uma região de resistência negativa que ele apresenta em certa faixa de tensão, similar ao diodo túnel, que será visto a seguir.
- A resistência negativa surge de uma propriedade intrínseca do GaAs.
- A próxima figura apresenta esquematicamente a estrutura de bandas do diodo Gunn bem como sua relação de corrente com o campo elétrico aplicado.

Estrutura de Bandas para o Diodo Gunn



- Se o semicondutor GaAs é dopado com impurezas tipo n, os elétrons doados ocupam o mínimo da banda de condução, no ponto Γ_1 da estrutura de bandas, com massa efetiva $m_1^* = 0.068m_e$.
- O bandgap mínimo, que é direto apresenta valor $E_g = 1.43\text{eV}$, mas o ponto X_1 na estrutura de bandas é um mínimo local com $\Delta E = 0.36\text{eV}$ em relação ao mínimo do ponto Γ_1 , e massa efetiva $m_2^* = 1.2m_e$.
- Se um campo elétrico é aplicado os elétrons na banda de condução próximo a Γ_1 irão se deslocar por efeito de deriva, resultando na linearidade $J - \mathcal{E}$ nessa região.
- Todavia, aumentando-se o campo até que atinja um valor crítico $\mathcal{E}_{cr} = 3 \times 10^5 \text{ V/m}$, os elétrons ganham energia suficiente para passar ao ponto X_1 da banda de condução.

- Uma vez que $\Delta E \gg k_B T$ o efeito não é térmico. O que ocorre é o tunelamento dos elétrons da região Γ_1 para a região X_1 , através da barreira de potencial que separa essas duas partes da estrutura de bandas.
- Sendo que $m_2^* \gg m_1^*$ a mobilidade dos elétrons que migram para X_1 é menor e conseqüentemente a sua condutividade. Dessa forma há uma região de resistência negativa pois enquanto o campo é aumentado mais elétrons migram para X_1 diminuindo a condutância do dispositivo.
- Após um certo valor de campo praticamente todos os elétrons migraram para X_1 e a condutividade passa a aumentar novamente de forma linear com o campo, mas dessa vez de forma menos acentuada, pois a massa efetiva dos portadores se tornou maior.

- Na região de resistência negativa, se um circuito LC ressonante adequado é conectado externamente é possível obter oscilações de microondas.
- Se o diodo Gunn é polarizado de tal forma que esteja na região de resistência negativa, os elétrons injetados pela fonte externa no semiconductor criam localmente uma região de domínio de dipolo elétrico, pois a entrada dos elétrons externos atrai pra próximo uma região de cargas positivas. Esse domínio de dipolo elétrico irá então se deslocar na amostra, por ação dos elétrons que foram injetados.
- Esse domínio ao atingir o anodo provoca um pulso de corrente que irá alimentar a oscilação no circuito LC externo. O tempo de trânsito do domínio deve ser igual ao período de oscilação. Após a extinção do domínio no anodo, outro forma-se no catodo e o ciclo se repete.
- O tempo de trânsito do domínio pode ser controlado pela tensão externa de polarização, o que permite modular facilmente um diodo Gunn em frequência.

Diodo Túnel


- É uma junção PN altamente dopada, tal que o transporte na polarização direta é dominado em uma certa região de tensões pelo efeito de tunelamento quântico.

- A dopagem dos semicondutores P e N é tal nesse diodo que o nível de Fermi no lado P é menor que o máximo da banda de valência e no lado N é maior do que o mínimo da banda de condução do material intrínseco, ou seja:


$$\text{Lado P: } E_F < E_v, \text{ Lado N: } E_F > E_c.$$

- Aplicações: osciladores de microondas, amplificadores de sinal e chaveadores rápidos.

A estrutura de bandas da junção PN de um diodo túnel é mostrada na próxima figura.



Curva I-V do Diodo Túnel



- Ao aplicar uma tensão reversa $V < 0$ o nível de Fermi dos elétrons no lado P aumenta fazendo com que o tunelamento através da barreira de potencial da junção aconteça: elétrons tunelam do lado P para o lado N. Uma vez que a banda de condução não está limitada por cima, para valores típicos de tensão reversa aplicada, a corrente aumenta de forma linear com a tensão.
- Na polarização direta $V > 0$ o nível de Fermi do lado P diminui fazendo com que os elétrons tunelem do lado N para o lado P da junção. Observe entretanto que se a tensão aplicada é alta o suficiente a sobreposição das bandas não mais acontece, fazendo com que os elétrons do lado N não tenham estados disponíveis no lado P para tunelar.
- Dessa forma na polarização direta a corrente sofre um aumento com a tensão aplicada seguida de uma diminuição. Essa região de diminuição de I em função de V é uma região de resistência negativa.
- Aumentando-se ainda mais a tensão de polarização direta, o diodo sai do regime de tunelamento para o regime difusivo onde o comportamento exponencial característico dos diodos comuns é novamente obtido.

Diodo PIN

- Consiste de um uma estrutura formada por um material dopado tipo P, seguido de uma camada intrínseca e posteriormente uma camada dopada tipo N.
- É bastante utilizado em Microondas, como resistor variável, atenuador, limitador de potência.
- Além disso a estrutura PIN é utilizada em fotocélulas, fotodetectores, etc, pois utiliza a multiplicação de avalanche, o que aumenta a eficiência quântica. Um fóton é absorvido gerando um par elétron-buraco com alta energia, capaz de gerar um processo de avalanche. Poucos fótons criam portanto uma alta corrente.

Ação do Transistor

↪ A palavra transistor é uma abreviação do termo em inglês *Transfer Resistor*.

↪ A ação de transistor consiste em controlar a resistência elétrica de um canal entre dois terminais através de um terceiro terminal, cujo potencial pode ser variado de modo independente.

↪ Uma consequência dessa propriedade é a possibilidade de amplificação de pequenos sinais.

↪ Existem inúmeras formas de obter a ação de transistor, sendo mais comuns o uso de composições de junções pn que dão origem aos **transistores bipolares**, e as junções do tipo metal-semicondutor que dão origem aos **transistores de efeito de campo** (FET - field effect transistor).

- O transistor bipolar pode ser PNP ou NPN. Bipolar pois tanto elétrons quanto buracos participam do transporte de carga. No caso dos FETs apenas um tipo de portador é responsável pelo transporte de carga, ou seja, ele é unipolar em essência.

O TRANSISTOR BIPOLAR





Diagrama de Bandas




- Vamos considerar em nossa análise o transistor bipolar NPN. O transistor PNP apenas tem os portadores majoritários e minoritários invertidos em cada região. Em geral existe diferença de dopagem entre as diversas regiões do dispositivo.
- Usualmente: o coletor é dopado moderadamente ou fracamente enquanto que o emissor é fortemente dopado em um BJT. A dopagem da base é feita de acordo com as características desejáveis para um transistor específico.
- A ação de transistor somente é possível se a região de base é pequena o suficiente para que não haja tempo de recombinação completa dos portadores minoritários injetados na base através do emissor e coletor, ou seja:


$$d \ll L_m .$$

- Quando a junção PN base-emissor é polarizada diretamente, uma corrente de elétrons minoritários é injetada na base. Como a dimensão da base é relativamente pequena eles não se recombinam totalmente na base, sendo injetados no coletor pela ação do campo elétrico que surge, se a tensão no coletor é maior do que no emissor.

Correntes no Transistor NPN para potencial externo aplicado, $V_c > V_b > V_e$.



Comportamento dos portadores minoritários ao longo da estrutura NPN.



↪ Observe que o número de lacunas no emissor e de elétrons na base aumenta consideravelmente, ao passo que, devido à forte injeção de elétrons no coletor, provenientes do emissor, a concentração de lacunas diminui fortemente próximo da interface com a base.

Determinação das Correntes do Transistor

↪ Para cada região do espaço podemos escrever a equação de corrente de elétrons e lacunas na forma abaixo:

$$J_n(x) = e\mu_n n(x)E(x) + eD_n \frac{dn}{dx},$$

$$J_p(x) = e\mu_p p(x)E(x) - eD_p \frac{dp}{dx}.$$

Levando-se em conta a equação de continuidade da corrente e a lei de Gauss da eletrostática

$$\frac{dJ_n(x)}{dx} = -\frac{(n - n_0)}{\tau_r}, \quad \frac{dJ_p(x)}{dx} = -\frac{(p - p_0)}{\tau_r} \quad (1)$$

$$\frac{dE}{dx} = \frac{e}{\epsilon} [p(x) - n(x) + N_d(x) - N_a(x)] \quad (2)$$

↪ A solução das equações acima, sujeitas a condições de contorno é bastante complicadas.

↪ Ao invés disso podemos considerar as correntes de difusão em cada região da estrutura, para determinar a corrente total:

- Para o emissor pode-se negligenciar a corrente de deriva das lacunas, pois este é dopado fortemente com impurezas tipo N, e tem-se:

$$J_E = J_{En} + J_{Ep} \approx J_{En} - eD_{pE} \frac{d\delta p_E(x)}{dx}, \quad (3)$$

Próximo da interface com a base, onde a difusão de lacunas da base para o emissor é mais considerável, temos:

$$\delta p_E(x) = p_E(x) - p_{E0} = \Delta p_E(d) e^{-(x-d)/L_{pE}},$$

$$J_{Ep}(d) = -eD_{pE} \frac{d\delta p_E(x)}{dx} = \frac{eD_{pE}\Delta p_E(d)}{L_{pE}}. \quad (4)$$

Resta determinar ainda $\Delta p_E(d)$. Uma vez que o número de lacunas no emissor cresce em relação à base devido à difusão de lacunas da base para o emissor temos:

$$\Delta p_E(d) = p_{E0} e^{eV_{be}/(k_B T)}.$$

- No coletor há forte injeção de elétrons provenientes do emissor para a base e que não se recombinaram aí, sendo transferidos para o coletor. Há

ainda correntes de elétrons e lacunas térmicos que se difundem na interface da base com o coletor. Em uma primeira aproximação podemos negligenciar esses termos.

- Para determinar a corrente total no coletor e no emissor devemos então conhecer a distribuição de elétrons que são injetados pelo coletor na base, afinal de contas a corrente de elétrons na interface base-emissor corresponde justamente a $J_{En}(d)$, enquanto que a corrente de elétrons na interface base-coletor é justamente a corrente de elétrons injetados no coletor.

- Na base os portadores minoritários que são elétrons são injetados tanto do emissor quanto do coletor, de tal forma que possamos escrever a solução geral:

$$\delta n_B(x) = C_1 e^{-x/L_n} + C_2 e^{(x-d)/L_n}, \quad 0 \leq x \leq d. \quad (5)$$

A corrente de portadores minoritários na base deve-se essencialmente à difusão:

$$J_{Bn} \approx eD_{nB} \frac{d\delta n_B(x)}{dx} = \frac{eD_{nB}}{L_n} [C_2 e^{(x-d)/L_n} - C_1 e^{-x/L_n}]. \quad (6)$$

- Agora observe que por continuidade a corrente de elétrons do emissor exatamente na interface deve igualar a corrente de elétrons injetados na base, ou seja:

$$J_{En}(d) = J_{Bn}(d) = \frac{eD_{nB}}{L_n} [C_2 - C_1 e^{-d/L_n}] .$$

- Utilizando-se a mesma argumentação e negligenciando efeitos de geração térmica na interface base-coletor temos

$$J_{Cn}(0) = J_{Bn}(0) = \frac{eD_{nB}}{L_n} [C_2 e^{-d/L_n} - C_1] .$$

Resta agora determinar a corrente no coletor e as constantes C_1 e C_2 .

$$J_C = J_{Cn} + J_{Cp} .$$

Uma vez que os portadores minoritários no coletor são lacunas, podemos considerar apenas a corrente de difusão, dada por:

$$J_{Cp} = -eD_{pC} \frac{d\delta p_C(x)}{dx} = -\frac{eD_{pC}\Delta p_C(0)}{L_{pC}} .$$

pois $\delta p_C(x) = p_C(x) - p_{C0} = \Delta p_C(0)e^{x/L_{pC}}$, $x < 0$.

O número de lacunas no coletor é modificado por efeito do potencial relativo com a base, na forma:

$$\Delta p_C(0) = p_{C0} [e^{eV_{bc}/(k_B T)} - 1] .$$

Uma vez que $V_{bc} < 0$, $\Delta p_C(0)$ é desprezível e temos $J_C \approx J_{Bn}(0)$.

• Determinação de C_1 e C_2 : Consideremos a equação para $\delta n_B(x)$ nas interfaces base-coletor ($x = 0$) e base-emissor ($x = d$), considerando ainda o efeito dos potenciais aplicados:

$$\delta n_B(0) = C_1 + C_2 e^{-d/L_n} = n_B (e^{eV_{bc}/(k_B T)} - 1) , \quad (7)$$

$$\delta n_B(d) = C_1 e^{-d/L_n} + C_2 = n_B (e^{eV_{be}/(k_B T)} - 1) , \quad (8)$$

e fica fácil demonstrar que:

$$C_1 = \frac{\delta n_B(0) e^{d/L_n} - \delta n_B(d)}{2 \sinh(d/L_n)} , \quad (9)$$

$$C_2 = \frac{\delta n_B(d) e^{d/L_n} - \delta n_B(0)}{2 \sinh(d/L_n)} , \quad (10)$$

Agora podemos determinar as correntes de elétrons no emissor e no coletor:

$$J_{En} = J_{Bn}(d) = \frac{eD_{nB}}{L_n} [C_2 - C_1 e^{-d/L_n}] = \frac{eD_{nB}}{L_n \sinh(d/L_n)} [\delta n_B(d) \cosh(d/L_n) - \delta n_B(0)]$$

$$J_{En} = J_{Bn}(0) = \frac{eD_{nB}}{L_n} [C_2 e^{-d/L_n} - C_1] = \frac{eD_{nB}}{L_n \sinh(d/L_n)} [\delta n_B(d) - \delta n_B(0) \cosh(d/L_n)]$$

bem como as correntes totais J_E , J_C e J_B . Lembrando que $\delta n_B(0) = n_B(e^{eV_{bc}/k_B T} - 1) \ll n_B$ para potenciais típicos:

$$J_E = J_{En} + J_{Ep} = \left[\frac{eD_{nB}n_B \cosh(d/L_n)}{L_n \sinh(d/L_n)} + \frac{eD_{pE}p_E}{L_{pE}} \right] (e^{eV_{be}/(k_B T)} - 1)$$

$$J_C \approx \frac{eD_{nB}n_B}{L_n \sinh(d/L_n)} (e^{eV_{be}/(k_B T)} - 1),$$

$$J_B = J_E - J_C = \left[\frac{eD_{nB}n_B (\cosh(d/L_n) - 1)}{L_n \sinh(d/L_n)} + \frac{eD_{pE}p_E}{L_{pE}} \right] (e^{eV_{be}/(k_B T)} - 1).$$

Podemos ainda determinar o α e o β do transistor:

$$\alpha = \frac{J_C}{J_E}$$

$$\beta = \frac{J_C}{J_B} = \frac{\alpha}{1 - \alpha}$$

Observe que β é o ganho de corrente do transistor, ou fator de amplificação, pois pequenas variações da corrente de base produzem grandes variações nas correntes do coletor e do emissor.

No modelo apresentado, denominado **modelo de Ebers-Moll**, que derivaram originalmente equações similares as apresentadas aqui, temos:

$$\alpha = \frac{1}{\cosh(d/L_n) + \frac{D_{pE}L_n p_E}{D_n B L_p E n_B} \sinh(d/L_n)} \quad (11)$$

Para $\beta \gg 1$, a condição é que $\alpha \approx 1$. Fazendo a condição tipicamente de dimensão da base muito pequena em comparação com o comprimento de difusão, $d/L_n \ll 1$ podemos aproximar:

$$\begin{aligned} \cosh(d/L_n) &\approx 1 \\ \sinh(d/L_n) &\approx d/L_n \end{aligned}$$

o que nos dá:

$$\alpha = \frac{1}{1 + \frac{D_{pE}d_{pE}}{D_{nB}L_{pE}n_B}} \quad (12)$$


Para $\alpha \approx 1$ devemos ter

$$\frac{D_{pE}d_{pE}}{D_{nB}L_{pE}n_B} \ll 1 .$$

Como $p_E = n_i^2/N_d$ e $n_B = n_i^2/N_a$, onde N_d é a densidade de dopagem o emissor e N_a a densidade de dopagem na base, temos que fazer a dopagem no emissor bastante elevada reduzindo assim a relação $p_E/n_B = N_a/N_d$.


Exercício: Descrever a física do transistor bipolar do tipo PNP. Esboçar o diagrama de bandas de energia e explicar o comportamento dos portadores majoritários e minoritários sob ação dos potenciais aplicados.

Curva característica e Simbologia do Transistor Bipolar




(a) Curva típica de um transistor bipolar NPN

Símbolos:



(b) Transistor bipolar NPN



(c) Transistor bipolar PNP

O Transistor de Efeito de Campo - FET

- São bastante utilizado em circuitos lógicos. Em geral, tem melhor desempenho do que um transistor bipolar quanto ao consumo.
- A principal diferença para um transistor bipolar é que no primeiro a corrente de coletor é controlada por uma corrente elétrica na base, enquanto que no FET (Field Effect Transistor) é um campo elétrico que controla a corrente entre dreno e fonte.
- Além disso, em um transistor bipolar a corrente é governada pelos portadores minoritários em cada região, enquanto que um transistor de efeito de campo tem sua corrente devida essencialmente aos portadores majoritários.
- Como tem chaveamento mais rápido em geral, são mais indicados para aplicações de altas frequências.

- Existem vários tipos de transistores FET, para citar os principais:

1) o JFET (Junction FET) - baseado em uma junção PN;


2) o MESFET (Metal-Semiconductor FET) - substitui a junção PN do JFET por uma barreira Schottky;

3) o MOSFET (Metal-Oxide Semiconductor FET) - Similar ao MESFET mas uma barreira isolante é adicionada entre o metal e o semicondutor, na forma de um óxido, usualmente SiO_2 ;


4) o HEMFET (High Electron Mobility FET) - baseado na engenharia de heteroestruturas, utilizando AlGaAs;

O Transistor JFET

- A estrutura básica de um JFET de canal n é mostrada abaixo:



(a) Estrutura de um JFET Canal n



(b) Modelo simétrico do canal.

S (source) designa a fonte, D (drain) o dreno e G(gate) a porta do transistor.

- A corrente no JFET é essencialmente obtida através da densidade de corrente de deriva dos portadores majoritários no canal n :

$$J_D = e\mu_n n E_x = -e\mu_n n \frac{d\phi}{dx}, \quad (13)$$

A corrente total, convencionada no sentido dreno-fonte, é dada por $I_D = -J_D \cdot A$. Pode-se modular a área A através da aplicação de um potencial no Gate:

$$I_D = -J_D \cdot A = 2e[a - l(x)]d\mu_n n \frac{d\phi}{dx}, \quad (14)$$

onde a área do canal é dada por $A = 2[a - l(x)]d$. Observe que a largura do canal é controlada pela tensão aplicada à porta, uma vez que a junção PN formada entre a porta p^+ e o canal n cria uma zona de depleção cuja largura vale:

$$l(x) = \sqrt{\frac{2\varepsilon\Delta\phi(x)(N_A + N_D)}{eN_A N_D}} \approx \sqrt{\frac{2\varepsilon[\phi(x) - V_G]}{eN_D}} \quad (15)$$

sendo $\Delta\phi(x) = \phi_p - \phi_n = V_G - \phi(x)$.

Utilizando as duas últimas equações podemos escrever uma forma integral:

$$\int_0^L I_D dx = 2ed\mu_n n \int_{V_S}^{V_D} \left[a - \sqrt{\frac{2\epsilon[\phi - V_G]}{eN_D}} \right] d\phi . \quad (16)$$

Supondo que corrente I_D seja constante ao longo do dispositivo e realizando a integração obtemos:

$$I_D = \frac{2ed\mu_n na}{L} \left[(V_D - V_S) - \frac{2}{3a} \sqrt{\frac{2\epsilon}{eN_D}} [(V_D - V_G)^{3/2} - (V_S - V_G)^{3/2}] \right] \quad (17)$$

- É conveniente definir as diferenças de potencial $V_{DS} = V_D - V_S$, $V_{GS} = V_G - V_S$ e ainda

$$G_0 = \frac{2ade\mu_n n}{L}$$

$$V_P^{-1/2} = \frac{1}{a} \sqrt{\frac{2\epsilon}{eN_D}}$$

- G_0 é a condutância máxima do canal e V_P é a tensão de estrangulamento do canal (pinch-off).

- Tendo em conta as últimas definições podemos colocar a corrente que atravessa o canal n , do dreno para a fonte, na forma:

$$I_D = G_0 \left[V_{DS} - \frac{2}{3V_P^{1/2}} [(V_{DS} - V_{GS})^{3/2} - (-V_{GS})^{3/2}] \right] \quad (18)$$

A partir da equação acima podemos calcular a condutância diferencial, em relação a V_{DS} :

$$\frac{\partial I_D}{\partial V_{DS}} = G_0 \left[1 - \sqrt{\frac{V_{DS} - V_{GS}}{V_P}} \right] \quad (19)$$

- A região linear de operação: podemos expandir I_D em torno do ponto de operação $V_{DS} = 0$ para obter:

$$I_D = G_0 \left[1 - \sqrt{\frac{-V_{GS}}{V_P}} \right] V_{DS} \quad (20)$$

↪ Observe que o JFET de canal opera com $V_{GS} \leq 0$!

- Na região de saturação: quando I_D satura a primeira derivada em relação a V_{DS} deve se anular, e nesse caso:

$$\frac{\partial I_D}{\partial V_{DS}} = 0 \rightarrow \frac{V_{DS} - V_{GS}}{V_P} = 1 \quad (21)$$

ou seja,

$$V_{DS} = V_P + V_{GS}$$

A corrente de saturação máxima ocorre para $V_{GS} = 0$, de onde resulta:

$$I_{DSS} = \frac{G_0 V_P}{3} \quad (22)$$

• Observe que G_0 , V_P e I_{DSS} , dados fornecidos pelos fabricantes dos dispositivos, são funções apenas das características construtivas do dispositivo. Existe uma aproximação para a corrente na região de saturação da forma:


$$I_D = I_{DSS} \left[1 - \frac{V_{GS}}{V_P} \right]^2, \quad (23)$$

de onde tiramos a trancondutância diferencial:

$$g_m = \frac{\partial I_D}{\partial V_{GS}} = \frac{2I_{DSS}}{V_P} \left[1 - \frac{V_{GS}}{V_P} \right].$$


- Uma vantagem do transistor FET em relação ao BJT é que apresenta grande impedância de entrada, e baixo consumo na porta, uma vez que opera com uma junção pn reversamente polarizada e a corrente de porta é aquela de saturação reversa da junção pn, que usualmente é extremamente baixa.
- O transporte é governado pelos portadores majoritários no canal, em regime de deriva, em oposição ao que ocorre em um BJT onde o transporte de carga deve-se essencialmente à difusão dos portadores minoritários.
- Uma desvantagem é que em geral os FETs apresentam menor relação ganho-largura de banda do que um BJT.
- Um transistor de efeito de campo também pode ser obtido através da substituição da junção pn na região do gate por uma barreira Schottky, dando origem a um MESFET.

Característica Típica de um JFET e Simbologia




(a) Curva I-V típica de um JFET canal n

Símbolos




(b) JFET canal n



(c) JFET canal p


Estrutura de um MESFET




(a) Estrutura do MESFET de GaAs (b) MESFET com implantação iônica

- A física é essencialmente a de um JFET, mas com a junção PN substituída por uma barreira de Schottky. Tem maior rapidez e são utilizados em dispositivos de alta frequência.
- Usualmente é utilizado o GaAs dopado com impurezas do tipo n, e o metal do dreno e da fonte são adequados para fazer um contato ôhmico com o canal (liga de Ge e Au no caso do GaAs), enquanto que o metal na porta produz um contato de barreira Schottky (Al ou ligas de Ti, W ou Au).

Estrutura de um MOSFET - Metal-Oxide Semiconductor FET



(a) MOSFET canal n







(b) Estrutura de banda entre o metal do Gate e o substrato $V=0$, $e\phi_m = e\phi_s$

- Em geral o óxido é o SiO_2 , no caso de substrato de silício. Além disso na prática $\phi_m \neq \phi_s$.

A Física do MOSFET

- Observe que o MOSFET de canal n é construído a partir de um substrato do tipo p. O motivo de ser chamado de canal n ficará evidente mais adiante.
- A fonte (S) e o dreno (D) são fortemente dopados do tipo n^+ por um processo de difusão ou implantação iônica.
- A porta (G) é isolada do semicondutor tipo p que formará o canal através de um óxido, normalmente feito do próprio semicondutor. Para um MOSFET de silício, o óxido é geralmente o SiO_2 .
- Uma outra possibilidade é utilizar um isolante não-óxido. Dá-se o nome de Isolated Gate FET a esse tipo de transistor, mas a física é a mesma do MOSFET.
- As funções de trabalho ϕ_m e ϕ_s são medidas com relação à banda de condução do óxido, mas por simplicidade vamos assumir $\phi_m = \phi_s$. A estrutura de bandas formada pela junção Metal - Óxido - Semicondutor Tipo p é mostrada a seguir, em função do potencial relativo do metal ao semicondutor.

Estrutura de Bandas do MOSFET de canal n na presença de potencial aplicado:

(a) $V=0$ (b) $V < 0$ (c) $V > 0$ (d) $V \gg 0$ 

— Nivel Intrínseco E_i

- Se $V = 0$ e $\phi_m = \phi_s$ não há corrente nem acúmulo de cargas de superfície. Caso $\phi_m \neq \phi_s$ ocorre um processo de tunelamento pela barreira até que os níveis de Fermi do metal e do semicondutor sejam iguados, produzindo um curvamento das bandas do semicondutor, o que corresponderia a uma das situações $V > 0$ ou $V < 0$, graficamente.

- Se $V < 0$ o nível de Fermi do metal $E_{FM} = E_{FS} + e|V|$ torna-se maior do que o nível de Fermi do semicondutor, e um campo elétrico surge no sentido do semicondutor para o metal. Os elétrons na região da interface metal-óxido produzem um efeito de atração dos buracos do semicondutor, produzindo acumulação de lacunas na região de interface entre a camada semicondutora e o óxido.

A concentração de lacunas na interface óxido-semicondutor pode ser obtida pela equação:

$$p = n_i e^{(E_i - E_{FS})/k_B T} .$$

Da fórmula acima vê-se que se E_{FS} diminui em relação ao nível intrínseco do semicondutor, p aumenta. A corrente que flui entre o metal e o semicondutor é desprezível devido à presença da barreira isolante.

- Se $V > 0$ a estrutura de bandas da região metal-óxido-semicondutor apresenta a forma ilustrada em (c) e (d) da figura anterior.
- Nesse caso o nível de Fermi do semicondutor fica aumentado em relação ao metal, de forma que $E_{FS} = E_{FM} + eV$ e portanto a aplicação do potencial na porta faz o nível de Fermi do semicondutor crescer em relação ao nível intrínseco E_i .



Pela mesma expressão

$$p = n_i e^{(E_i - E_{FS})/k_B T} .$$

Observe que o número de lacunas decresce com o aumento de V até que se atinge um valor crítico $E_i = E_{FS}(V)$. Nesse ponto o número de elétrons e lacunas próximo da interface óxido-semicondutor torna-se igual $p = n_i = n$!

- Aumentando-se V ainda mais o potencial aplicado ao metal, o nível de Fermi do semicondutor se torna maior do que o nível intrínseco, ou seja, $E_{FS} > E_i$. Nesse caso $p < n_i$ e pela relação $pn = n_i^2$ concluímos que $n > p$! O semicondutor do tipo p tem mais portadores n na interface com o óxido, induzido pelo potencial aplicado ao metal. Esse efeito é denominado **inversão**.

- Na interface metal-óxido forma-se uma camada de carga superficial positiva, pois os elétrons do metal são puxados pelo potencial positivo da fonte. Enquanto isso as lacunas são repelidas da interface óxido-semicondutor deixando uma quantidade líquida de carga negativa, o que forma uma camada de depleção, até atingir o valor crítico de tensão V_c .
- Para $V > V_c$ ocorre a inversão, na camada onde o número de elétrons é maior que o número de lacunas no semicondutor tipo p. Por este motivo esse MOSFET é denominado de canal n (a camada de inversão é dominada pelos portadores n, que seriam minoritários no semicondutor tipo p, mas naquela região passam a ser majoritários).



- Quando ocorre a inversão na região próxima à interface óxido-semicondutor, forma-se um canal do tipo n, de tal forma que a aplicação de uma diferença de potencial ϕ entre dreno e fonte faz surgir uma corrente. A densidade de corrente é dada por:

$$J_D = -e\mu_n n \frac{d\phi}{dx}, \quad (24)$$

onde n é a densidade de portadores majoritários do tipo elétron na camada de inversão do semicondutor p.

- A carga acumulada na camada de inversão corresponde à uma capacitância dada por:

$$C_{inv} = \frac{q_{inv}}{V_G}. \quad (25)$$

- Dessa forma podemos determinar n , pela equação:

$$n = -\frac{1}{eA} \frac{dq}{dx} = -\frac{1}{eA} \frac{q_{inv}}{L} = -\frac{C_{inv} V_G}{eAL}$$

sendo C_{inv} a capacitância relativa à carga de inversão efetiva do canal.

• Fazendo uso das equações anteriores, e definindo o sentido positivo da corrente quando flui do dreno para a fonte, ou seja, para $-x$, podemos escrever $I_D = -J_D \cdot A$, ou seja:

$$I_D L = \mu_n V_G \int_0^{V_D} \frac{1}{L} C_{inv}(\phi) d\phi, \quad (26)$$

Pode ser mostrado que a capacitância de inversão é dada por:

$$C_{inv} = \frac{C_i}{V_G} (V_G - V_c - \phi), \quad (27)$$

onde $C_i = \epsilon_i A_{is} / d$ é a capacitância devida à camada isolante de espessura d e área transversal A_{is} , e V_c é o valor crítico de tensão de inversão, dada por:

$$V_c = \frac{Q_d}{C_i} + 2\phi_F, \quad (28)$$

sendo $Q_d = 2\sqrt{\epsilon_s e N_a \phi_F} A_{is}$ a carga da camada de depleção, que satura a partir do momento em que começa a ocorrer inversão.

Nesse caso, fazendo a substituição de $C_{inv}(\phi)$ na equação (26), obtemos:

$$I_D = \frac{\mu_n C_i}{L^2} [(V_G - V_c) V_D - \frac{1}{2} V_D^2] , \quad (29)$$

sendo todas as tensões medidas em relação à fonte, ou seja, $V_S = 0$ é a referência.

Calculando a derivada em relação a V_D temos:


$$\frac{\partial I_D}{\partial V_D} = \frac{\mu_n C_i}{L^2} [(V_G - V_c) - V_D] , \quad (30)$$

o que permite determinar a saturação (quando a derivada se anula), $V_{Ds} = V_G - V_c$:

$$I_{Ds} = \frac{\mu_n C_i}{2L^2} V_{Ds}^2 ,$$

que varia de forma parabólica.


Característica I-V Típica de um MOSFET e Simbologia




(a) Curva Típica MOSFET canal n

Símbolos

(b) MOSFET Canal n



(c) MOSFET Canal p



- Existem dois tipos de MOSFET: i) o de indução ou aumento, quando a saturação aumenta com a tensão do Gate (é o caso estudado aqui), ii) de depleção, fazendo-se as regiões de dreno e fonte menos dopadas, ou seja, na forma n^- , o que faz com que a operação seja similar a um JFET.

Técnicas de Fabricação


- Esse tópico seria bastante extenso e caracteriza por si só uma disciplina a parte. Vamos mencionar apenas os conceitos essenciais relacionados.
 - Além das características geométricas requeridas pela física do dispositivo que se quer construir, é necessário um profundo conhecimento das reações físico-químicas que fazem parte dos processos, desde a extração e purificação do silício ou outro elemento utilizado para fazer o dispositivo até as reações de difusão de dopantes, deposição de material, implantação iônica, etc.
 - As técnicas atuais permitem a integração de milhares ou milhões de dispositivos em uma área muito pequena. Permitem fabricação de CI's em larga escala de integração (VLSI- Very Large Scale of Integration).

Obtenção do Wafer de Silício

- A matéria-prima básica da maioria das indústrias de semicondutores é o "Wafer" ou disco de silício: tem de 75mm a 150mm de diâmetro e menos de 1mm de espessura (usualmente $200\mu\text{m}$).
- Os wafers são cortados a partir de tarugos de cristal de silício, retirados de um cadinho com silício policristalino puro. O método mais usual de obtenção do tarugo é conhecido como método de Czochralsky.
- Quantidades controladas de impurezas podem ser adicionadas ao silício líquido para se obter o cristal com as propriedades elétricas desejadas. Uma semente de cristal mergulhada no Si líquido determina a orientação cristalina do tarugo.
- O Si fundido é mantido em um cadinho de quartzo envolvido por um radiador de grafite. O grafite é aquecido por indução de RF para manter a temperatura alguns graus acima da temperatura de fusão do Si (1425°C), tipicamente em uma atmosfera de He ou Argônio.

- A semente é inserida no Si em estado líquido e então puxada gradualmente no sentido vertical, sendo ao mesmo tempo rotacionada.
- O Si policristalino fundido derrete a ponta da semente e, à medida que a semente é puxada ocorre o resfriamento e solidificação.
- Quando o Si líquido em contato com a semente esfria assume a forma e a orientação cristalina da semente.
- O diâmetro do tarugo é determinado pelas taxas de velocidade de tração e de rotação. A formação do tarugo varia de 30 a 180mm/hora.
- O corte em fatias do tarugo é usualmente feito por meio de serras com diamantes nos dentes girando em alta rotação.
- Os wafers obtidos têm usualmente entre 0,25mm e 1mm de espessura, dependendo de seu diâmetro. Os discos são polidos em uma de suas faces até se obter um acabamento espelhado e sem imperfeições.


Ilustração do Método de Czochralsky:



Processos de Oxidação

- Ocorre pela reação dos átomos de superfície do semicondutor em uma atmosfera rica em oxigênio O_2 , para formação de um óxido.
- Encontra inúmeras aplicações na fabricação de dispositivos semicondutores como:
 1. máscara, durante a difusão do dopante,
 2. passivação,
 3. óxido isolante
 4. dielétrico de Gate de dispositivos MOS.

Para o Silício a reação química é a seguinte




- Temperatura e pressão determinam a espessura do óxido, que varia de $2\mu m$ a $10nm$.

Fotolitografia - Técnica Planar


- É um processo pelo qual o padrão a ser "gravado" no waver semiconductor para criar o CI ou os dispositivos desejados é transferido para a superfície do wafer, sendo uma etapa fundamental de todo o processo.
- Uma máscara é criada contendo a geometria planar do dispositivo. Ela define quais regiões serão modificadas e quais devem permanecer intactas após o processo fotolitográfico.
- A máscara pode ser concebida em escala ampliada e depois sofrer uma redução para as dimensões reais do dispositivo.
- A precisão da transferência da máscara para o wafer determina a resolução do processo litográfico: quanto maior a resolução do processo litográfico, tanto menores serão as características geométricas que podem ser transferidas para o wafer.
- A resolução do processo pode ser melhorada usando-se ao invés de luz UV, raios X (X-ray lithography) ou feixe de elétrons (E-beam lithography). O E-beam é capaz de escrever diretamente no wafer o padrão desejado, sem o uso de máscaras, obtendo-se altas resoluções.

Processo Fotolitográfico Típico




- Em (A) o wafer é coberto com um filme de um material fotossensível, conhecido como "photoresist".
- Em (B) uma máscara com áreas claras e opacas, que representam o padrão a ser transferido para o wafer, é colocada sobre o material fotossensível e, por exposição à luz ultravioleta, este material será polimerizado nas regiões correspondentes às áreas claras da máscara.
- Em (C) retira-se a máscara e o wafer é então "revelado" usando-se produtos químicos (tal como tricloroetileno), os quais dissolvem as áreas não polimerizadas.
- A superfície apresentará, então, o padrão desejado. Este procedimento descrito corresponde ao photoresist negativo, sendo possível também o photoresist positivo onde a área exposta à luz ultravioleta é removida.

Método Planar de Construção de um Diodo de Junção PN



Processo de fabricação de diodo de junção PN com tecnologia planar (Rezende, 1996).

Processo de Etching: É o processo seguinte à fotolitografia na qual ocorre remoção seletiva de material das áreas do wafer desprotegidas pelo photoresist. Um único CI é submetido geralmente a vários etchings durante a sua fabricação.



Processos de Deposição: Consiste em depositar camadas de material desejado sobre o substrato semicondutor ou sobre a camada anterior que já sofreu algum tipo de processamento.

- A deposição de material pode ser de camadas condutoras (metais, silicetos de metais ou silício policristalino de baixa resistividade) ou camadas isolantes (dióxido de silício por exemplo).
- Este processo não consome silício do substrato como no caso da oxidação térmica. Normalmente, a deposição ocorre na fase de vapor sob baixa pressão ou vácuo.
- Existem dois tipos de deposição: Deposição Física de Vapor ou Physical Vapor Deposition (PVD) e Deposição Química de Vapor ou Chemical Vapor Deposition (CVD).
- No PVD não ocorre reação química durante o processo de deposição. Um exemplo de PVD é a deposição de alumínio, no qual o alumínio é vaporizado. Este processo recebe o nome de Metalização.
- Durante o processo de CVD ocorrem reações químicas com o material a ser depositado na superfície do wafer. Um exemplo de CVD é o crescimento epitaxial.

Crescimento Epitaxial

- O termo "Epitaxia" vem do grego: epi - sobre e taxis - arranjo. O crescimento epitaxial corresponde ao processo de deposição e crescimento de uma fina camada de monocristal sobre um substrato monocristalino seguindo a mesma estrutura e arranjo.

- Existem duas formas de crescimento epitaxial:

Homoepitaxia - o cristal depositado e o substrato são do mesmo material.
Exemplo: Si/Si

Heteroepitaxia - cristal depositado e o substrato são de materiais diferentes. Exemplo: GaAs/Si

Tipos de Crescimento Epitaxial:

~> SPE - Solid Phase Epitaxy

~> LPE - Liquid Phase Epitaxy

~> VPE - Vapor Phase Epitaxy: esta é muito utilizada na formação de estruturas de Si.

Difusão de Átomos de Impureza: Consiste na migração forçada e controlada de impurezas no substrato semiconductor. O perfil de impurezas resultante, que tem papel importante no desempenho do CI, é afetado pela temperatura e pelo tempo de difusão.

- Novas difusões no wafer geralmente causam alguma migração de dopantes de difusões prévias. Na verdade, o processo de difusão continua indefinidamente, mas em temperaturas normais de operação do CI, pode durar dezenas de anos ou mais para se tornar significativa.
- A introdução de concentrações controladas de impurezas é feita em um forno à cerca de 1000°C por um período de uma a duas horas. O forno de difusão normalmente acomoda cerca de 20 wafers.
- Fontes de impurezas podem ser líquidas, gasosas e sólidas e são colocadas em contato com substrato. Impurezas gasosas mais usadas são B_2O_3 , BCl_3 e B_2H_6 para dopantes do tipo p, PH_3 e AsH_3 para dopantes do tipo n.
- A difusão é um processo isotrópico por isso não permite alta resolução das regiões de dopagem no semiconductor.

Implantação Iônica: íons apropriados (Boro para tipo p e Fósforo para tipo n) são acelerados em um ambiente de baixa pressão (vácuo seria o meio ideal) de forma a adquirirem alta energia cinética em direção ao wafer.

- Quanto maior energia do feixe maior a profundidade de penetração dos íons no wafer. A profundidade de penetração pode ser controlada pela voltagem do campo de aceleração.

- A quantidade de íons implantada pode ser controlada pela variação do fluxo dos íons. Uma vez que a voltagem e a corrente podem ser medidas e controladas com precisão, a implantação iônica resulta em perfis mais precisos e que podem ser reproduzidos mais facilmente.

- A implantação iônica pode ser feita a temperatura ambiente e não apresenta difusão lateral, sendo utilizada na fabricação de CIs de alta densidade.